动力与电气工程
（）旋钮用于控制触发时触发点位于触发信号的上升沿还是下降沿。A、稳定度B、电平C、极性D、时基因数调节
题目
（）旋钮用于控制触发时触发点位于触发信号的上升沿还是下降沿。
- A、稳定度
- B、电平
- C、极性
- D、时基因数调节
如果没有搜索结果，请直接 联系老师 获取答案。
如果没有搜索结果，请直接 联系老师 获取答案。
相似问题和答案
第1题：
定时器模块的捕获功能有下列哪些触发方式:()。
A.上升沿触发
B.下降沿触发
C.双边沿触犯
D.高电平触发
正确答案:ABC
第2题：
在进程中只有当敏感信号是沿触发（即上升沿或下降沿）时，此时综合为时序电路；而在进程中只有当敏感信号是电平沿触发时，此时综合为组合电路。
正确答案:这是因为，在Verilog语言中，它是为电路设计而设计的一门语言，它如高级语言不同，若循环的次数不确定，则会带来不确定的延迟，而这在电路中是不允许存在的，故综合只支持次数确定的循环，即对于一个具体的芯片，其延迟是一个定值。
第3题：
外部中断INT0的触发方式控制位IT0置1后，其有效的中断触发信号是()
A.高电平
B.低电平
C.上升沿
D.下降沿
参考答案：D
第4题：
维持－阻塞D触发器是（）
- A、上升沿触发
- B、下降沿触发
- C、高电平触发
- D、低电平触发
正确答案:A
第5题：
8259的中断请求信号可以是边沿触发和（）。
- A、低电平触发
- B、高电平触发
- C、上升沿触发
- D、下降沿触发
正确答案:B
第6题：
8086CPU可屏蔽中断INTR为（）时，CPU获得中断请求.
A.L电平
B.H电平
C.上升沿触发
D.下降沿触发
B.H电平
C.上升沿触发
D.下降沿触发
答案：B
解析：
第7题：
可控硅触发脉冲（）。
- A、下降沿要陡
- B、上升沿要陡
- C、上升沿和下降沿陡度无要求，只要有触发脉冲就可以正常工作
- D、波形无严格要求
正确答案:B
第8题：
集成触发器常用的逻辑符号中要注意异步清零端(以及异步置位端)是低电平有效还是有效;时钟端是电平触发还是()(电平触发是低电平有效还是高电平;()是上升沿有效还是下降沿有效)。主从触发器输出端有符号标示!异步清零以及异步置位优先级()。
参考答案：高电平、边沿触发、边沿触发、高
第9题：
下列哪种情况一定使JK触发器的输出端信号翻转（）
- A、CP为下降沿时，J=K=0
- B、CP为下降沿时，J=K=1
- C、CP为上升沿时，J=1，K=0
- D、CP为上升沿时，J=K=1
正确答案:B
第10题：
触发器的触发方式为（）。
- A、高电平触发
- B、低电平触发
- C、上升沿触发
- D、下降沿触发
- E、斜坡触发
正确答案:A,B,C,D