CPU正在处理一个低优先级中断时,若有一个高优先级中断请求发生,CPU会暂停当前中断处理,优先响应难先级中断请求。
第1题:
下列有关MCS-51中断优先级控制的叙述中,错误的是()。
A.低优先级不能中断高优先级,但高优先级能中断低优先级。
B.同级中断不能嵌套
C.同级中断请求按时间的先后顺序响应
D.同时同级的多中断请求,将形成阻塞,系统无法响应
第2题:
A.中断优先级和中断屏蔽码
B.中断优先级
C.中断屏蔽码
D.中断允许标志
第3题:
多个中断同时发生时,系统将根据中断优先级先处理优先级最高的中断请求。可以利用( )来调整中断事件的相应次序。
A)中断嵌套
B)中断向量
C)中断响应
D)中断屏蔽
第4题:
第5题:
外部中断系统的基本结构如下图所示,由底层的中断请求到后续的CPU响应,关于该过程,以下描述中不正确的是 (30)。
A.中断请求会记录在中断请求寄存器的对应位
B.中断屏蔽寄存器用来配置是否进行对应位的中断屏蔽
C.从中断请求信号中即可判别出是哪个外部中断源产生的中断
D.判优线路根据每个中断的优先级,选择一个最高优先级的中断源进行响应
第6题:
此题为判断题(对,错)。
第7题:
下列关于中断的叙述中,正确的是( )。
A.各种类型的中断的优先级是平等的
B.中断就是终止程序运行
C.当系统发生某事件,CPU暂停现行程序执行,转去执行相应程序的过程为中断响应
D.系统在某时正在处理一个中断请求时,不再接受其他任何中断请求
第8题:
A.低优先级不能中断高优先级,但相反却可以
B.同级中断不能嵌套
C.同级中断请求按时间的先后顺序相应
D.同一时刻同级多中断请求,系统无法响应
第9题:
第10题:
下面是关于ARM嵌入式芯片中的中断控制器及向量中断控制器(VIC)和嵌套向量中断控制器(NVIC)的叙述,其中错误的是()。