CPU执行一段程序时,Cache完成存取的次数为1900次,主存完成存取的次数为100次,已知Cache存取周期为50ns,主存为250ns,求Cache/主存系统的效率和平均访问时间。
第1题:
在CPU和主存间设置cache存储器主要是为了(14)。若使用基于数据内容进行访问的存储设备作为cache时,能更快决定是否命中。这种地址映射方法称为(15)映射。CPU向cache执行写操作时,可以同时写回主存储器或者仅当cache中该数据被淘汰时才写回主存储器,前者称为(16),而后者称为(17)。若cache的存取速度是主存存取速度的10倍,且命中率可达到0.8,则CPU对该存储系统的平均存取周期为(18)T(T为主有的存取周期)。
A.扩充主存容量
B.解决CPU和主存的速度匹配
C.提高可靠性
D.增加CPU访问的并行度
第2题:
在CPU执行一段程序的过程中,Cache的存取次数为1900次,由主存完成的存取次数为 100次。若Cache的存取厨期为5ns,主存的存取周期为25ns,则Cache的命中率为(276)CPU的平均访问时间为(277)ns。
A.0.93
B.0.95
C.0.97
D.0.99
第3题:
CPU执行一段程序时,cache完成存取的次数为3800次,主存完成存取的次数为200次,则cache的命中率为( )。
A、0.92
B、0.95
C、0.98
D、0.99
第4题:
用64K×8的RAM芯片和32K×16的ROM芯片设计一个256K×16的存储器,地址范围为00000H~3FFFFH,其中ROM的地址范围为10000H~1FFFFH,其余为RAM的地址。则地址线为(1)根,数据线为(2)根;ROM需要(3)片,RAM需要(4)片。
CPU执行一段程序时,Cache完成存取的次数为5000次,主存完成存取的次数为200次。已知Cache的存取周期为40ns,主存的存取周期为160ns。其两级存储器的平均访问时间为(5)ns。
A.18
B.9
C.16
D.8
第5题:
在CPU执行一段程序的过程中,cache的存取次数为3800次,由主存完成的存取次数为200次。若cache的存取周期为5ns,主存的存取周期为25ns,则cache的命中率为(1);CPU的平均访问时间为(2)ns。
A.0.93
B.0.95
C.0.97
D.0.99
第6题:
在CPU执行一段程序的过程中,Cache的存取次数为4600次,由主存完成的存取次数为400次。若Cache的存取周期为5ns,主存的存取周期为25ns,则CPU的平均访问时间为______ns。
A.5.4
B.6.6
C.8.8
D.9.2
第7题:
某计算机的存储系统由Cache-主存系统构成,Cache的存取周期为10ns,主存的存取周期为50ns。在CPU执行一段程序时,Cache完成存取的次数为4800次,主存完成存取的次数为200次,则CPU访问存储系统的平均访问时间是(30)ns,该Cache-主存系统的效率是(31)。
A.10
B.11.60
C.11.68
D.50
第8题:
第9题:
在多级存储系统中,Cache处在CPU和主存之间,解决(55)问题。若Cache和主存的存取时间分别为T1和T2,Cache的命中率为H,则该计算机实际存取时间为(56)。当CPU向存储器执行读操作时,首先访问Cache,若命中,则从Cache中取出指令或数据,否则从主存中取出,送(57):当CPU向存储器执行写操作时,为了使Cache的内容和主存的内容保持一致,若采用(58)法,则同时写入Cache和主存。由于Cache容量比主存容量小,因此当Cache满时,执行把主存信息向Cache写入,就要淘汰Cache中已有的信息,为了提高Cache的命中率,采用一种(59)替换算法。
A.主存容量扩充
B.主存和CPU速度匹配
C.多个请求源访问主存
D.BIOS存放
第10题:
在主存和CPU之间增加Cache的目的是(17)。在CPU执行一段程序的过程中,Cache的存取次数为2250次,由内存完成的存取次数为250次。若Cache的存取周期为6ns,内存的存取周期为24ns,则Cache的命中率为(18),CPU的平均访问时间为(19)ns。
A.提高内存工作的可靠性
B.扩展内存容量
C.方便用户操作
D.提高CPU数据传输速率