如果一个时序逻辑电路中的存储元件受统一时钟信号控制，则属于同步时序逻辑电路。

第1题：

同步时序电路其状态的改变受同一个时钟脉冲控制，各个触发器的CP信号都是输入时钟脉冲。

第2题：

如果DTE发出数据信号的时钟与PCM信道时钟是非同步的，即没有相互控制关系，则称为（）

第3题：

第4题：

时序逻辑电路按其状态改变是否受统一时种信号控制，可将其分为（）和（）两种类型。

第5题：

时序逻辑电路除包含各种门电路外还要有存储功能的电路元件。

第6题：

同步时序逻辑电路中各触发器的时钟脉冲CP是同一个信号。

第7题：

数字同步网中的受控时钟源是指时钟源输出的时钟信号是受高等级的时钟信号控制。

第8题：

第9题：

下列触发器中，（）不可作为同步时序逻辑电路的存储元件。

• A、基本R-S触发器
• B、D触发器
• C、J-K触发器
• D、T触发器

第10题：

时序逻辑电路按照其触发器是否有统一的时钟控制分为（）时序电路和（）时序电路。