计算机组成原理
计算机中的并行加法器至少需要（）个全加器。A、4B、8C、16D、32
题目
计算机中的并行加法器至少需要（）个全加器。
- A、4
- B、8
- C、16
- D、32
参考答案和解析
相似问题和答案
第1题：
此题为判断题(对，错)。
第2题：
此题为判断题(对，错)。
第3题：
A、串行进位加法器的电路结构简单，工作速度慢。
B、并行进位加法器的速度快，电路结构复杂。
C、串行进位加法器的电路结构简单，工作速度快。
D、并行进位加法器的速度慢，电路结构简单。
第4题：
B.元器件速度
C.进位传递延迟
D.各位加法器速度的不同
第5题：
全加器是由两个加数Xi和Yi以及低位来的进位Ci-1作为输入，产生本位和S，以及向高位的进位Ci的逻辑电路。(51)和(52)分别是Si和Ci的正确逻辑表达式。全加器亦可通过半加器来实现，此时Si=(53)。若某计算机采用8位带符号补码表示整数，则可由8个全加器(i=1,2,……8,i=8为最高位，即符号位)串接构成8位加法器，C0=0。该加法器有一个状态寄存器，记录运算结果的状态。其中，N和V分别表示符号位与溢出标志位，则其逻辑表达式分别为(54)和(55)。
A．
B．
C．
D．
解析：本位和为1可以分解为：当两加数与低进位均为1的情况(Xi+Yi+Ci-1)；当没有进位产生时，两加数、低进位有一个为1的情况Ci(Xi+Yi+Ci-1)。本位进位为1即两加数、低进位同时最少有两个为1的情况，即XiYi+XiCi-1+YiCi-1。半加器异或的作用，Si可表示为两加数、低进位三者若有两个相同，则Si为1，即Xi⊕C⊕i-1Yi。8位加法器中，若C7为0，则符号位由X8.Y8决定，进行异或即可，或表示为x8+y8。若C7为1，则可表示成+x8y8，即C7(+x8y8)+(x8+y8)。若C8=1，表示符号位运算产生进位，此时若C7=0，表示低位没有进位，说明是两加数的符号位运算产生了进位，则结果符号位必然不同于两加数的符号，产生溢出；否则，没有溢出。若C8=0，表示c7，x8，y8，最多有一个是1，若C7=1，说明符号位改变，产生溢出。这种情况可以用半加表示，即C7.C8。
第6题：
二进制并行加法器中，采用先行进位的目的是简化电路结构。()
第7题：
全加器是由两个加数Xi和Yi以及低位来的进位Ci-1作为输入，产生向高位的进位Ci以及本位利Si的逻辑电路。(65)和(66)分别是进位和本位和的正确逻辑表达式。全加器亦可通过半加器来实现，此时Si=(67)。若某计算机采用8位带符号补码表示整数，则可由8个全加器(i =1，2，……8，i=8为最高位，即符号位)串接构成8位加法器，CO=0。该加法器有一个状态寄存器，记录运算结果的状态。其中，N和V分别表示符号位与溢出标志位，则其逻辑表达式分别为(68)和(69)。
A．XiYi+XiCi-1+YiCi-1
B．XiYi+XiSj+YiSi
C．XiYi+XiCi-1+YiCi-1
D．(XiYi+XiYi).Ci-1
第8题：
此题为判断题(对，错)。
第9题：
A. 8位并行加法器 B. 8位串行加法器
C. 4位并行加法器 D. 4位串行加法器
答案:D
第10题：
B.实现n位的并行加法器需要n位全加器
C.影响并行加法器速度的关键固素是加法器的位数的多少
D.加法器是一种组合逻辑电路