在一个多主STD总线系统中,使用邮箱通信法,可以实现各个多主CPU模板间的信息传送,所谓“邮箱”是指()
第1题:
此题为判断题(对,错)。
第2题:
高速缓冲存储器 Cache是位于CPU和主存DRAM之间规模或容量较小但速度很快的存储器。下面是关于Cache的叙述,其中错误的是( )。
A.PC中采用的Cache方案兼顾了SRAM的高速特性和DRAM的低成本特性,即达到了即降低成本又提高系统性能的目的
B.CPU访问Cache“命中”时,由于Cache的速度与CPU相当,因此CPU就能在零等待状态下迅速地完成数据的读写,而不必插入等待状态
C.CPU访问CaChe“未命中”时,信息需从主存(DRAM)传送到CPU,这时CPU要插入等待状态
D.L1 Cache的工作频率和CPU的工作频率相等,L2 Cache的工作频率越来越高,但不可能等于CPU的工作频率
第3题:
对使用Pentium4作为CPU的PC机来说,下面关于Cache的叙述中错误的是
A.L1 Cache与CPU制作在同一个芯片上
B.L2 Cache的工作频率越来越高,但不可能达到CPU的工作频率
C.CPU访问Cache时,若“命中”,则不需插入等待状态
D.Cache是CPU和DRAM主存之间的高速缓冲存储器
第4题:
在现代的CPU芯片中又集成了高速缓冲存储器(Cache),其作用是______。
A.扩大内存储器的容量
B.解决CPU与RAM之间的速度不匹配问题
C.解决CPU与打印机的速度不匹配问题
D.保存当前的状态信息
第5题:
一个多主STD总线系统中,使用邮箱通信法,可实现各个多主CPU模板间的信息传送,所谓“邮箱”是指( )。
A.高速缓冲存储器
B.系统存储器
C.各多主CPU模板上的SDRAM
D.各CPU芯片内部的RAM
第6题:
在一个多主STD总线系统中,使用邮箱通信法,可实现各个多主CPU模板间的信息传送,所谓“邮箱”是指( )
A.高速缓冲存储器
B.系统存储器
C.各多主CPU模板上的SDRAM
D.各CPU芯片内部的RAM
第7题:
在一个多主STD总线系统中,使用邮箱通信法,可实现各个多主CPU模板间的信息传送。所谓“邮箱”是指______。
A.各CPU芯片内部的RAM
B.高速缓冲寄存器(Cache)
C.各多主CPU模板上的SDRAM
D.系统寄存器
第8题:
此题为判断题(对,错)。
第9题:
在CPU芯片上集中的高速缓冲存储器(Cache)的作用是
A.作普通内存
B.保留关机或是断电时的信息
C.作辅助存储器
D.为了协调CPU与RAM之间的速度差问题
第10题:
以下关于cache的阐述中,()是不对的。