第1题:
第2题:
Verilog语言规定了逻辑电路中信号的4种状态,分别是0,1,X和Z。其中0表示低电平状态,1表示高电平状态,X表示不定态(或未知状态),Z表示()。
第3题:
此题为判断题(对,错)。
第4题:
逻辑代数中的0和1是代表两种不同的逻辑状态,并不表示数值的大小。
第5题:
讨论数字电路问题时,也常用代码“0”和“1”表示某些器件工2作时的(),例如开关断开代表“0”状态、接通代表“1”状态。
第6题:
第7题:
讨论数字电路问题时,也常用代码“0”和“1”表示某些器件工作时的(),例如开关断开代表“0”状态、接通代表“1”状态。
第8题:
讨论数字电路问题时,也常用代码“0”和“1”表示某些器件工作时的两种状态,例如开关断开代表“0”状态、接通代表“1”状态。
此题为判断题(对,错)。
第9题:
数字电路工作时通常只有()状态:高电位(又称高电平)或低电位(又称低电平)。通常把高电位用代码“1”表示,称为逻辑“1”;低电位用代码“0”表示,称为逻辑“0”(按正逻辑定义的)。
第10题:
在数字电路中,正逻辑“1”表示低电位,“0”表示高电位。