缓冲时间常数是缓冲电路衰减反馈信号所经历的时间
第1题:
此题为判断题(对,错)。
第2题:
第3题:
第4题:
缓冲包括()
第5题:
第6题:
FDDI采用(27)方案避免环网中的时钟偏移,并规定进入站点缓冲器的数据时钟由输入信号的时钟确定,缓冲器的输出时钟信号由本站的时钟确定。
A.带弹性缓冲器的分布式时钟
B.带锁相环电路的集中式时钟
C.带弹性缓冲器的集中式时钟
D.带锁相环电路的分布式时钟
第7题:
第8题:
A、降低信号衰落
B、减少远近效应
C、降低时隙缓冲时间
D、增加时隙缓冲时间,避免时隙间的碰撞
第9题:
由于地址缓冲器、译码器及输入/输出电路存在延时,在地址信号加到存储器上之后,必须等待一段时间,数据才能稳定地传输到数据输出端,这段时间称为()
第10题:
关于一阶环节的时间常数T,当输入信号X(t)=A时,输出信号Y(t)实际上沿其指数曲线上升,那么关于时间常数T的测定,下面叙述正确的是()。