中兴认证考试

CLK单板的功能不包括()A、系统时钟产生模块:完成时隙交叉系统需要的系统时钟的产生B、定帧信号产生模块:完成时隙交叉系统需要的定帧和复帧信号的产生C、系统时钟和定帧信号分配模块:完成系统时钟和定帧信息的分配D、主备时钟互锁和互控逻辑模块:完成主备输出时钟和定帧信号的同步,配合系统完成主备时钟板的无缝切换E、提供二层交换功能,实现各业务单板之间通信

题目

CLK单板的功能不包括()

  • A、系统时钟产生模块:完成时隙交叉系统需要的系统时钟的产生
  • B、定帧信号产生模块:完成时隙交叉系统需要的定帧和复帧信号的产生
  • C、系统时钟和定帧信号分配模块:完成系统时钟和定帧信息的分配
  • D、主备时钟互锁和互控逻辑模块:完成主备输出时钟和定帧信号的同步,配合系统完成主备时钟板的无缝切换
  • E、提供二层交换功能,实现各业务单板之间通信
如果没有搜索结果,请直接 联系老师 获取答案。
如果没有搜索结果,请直接 联系老师 获取答案。
相似问题和答案

第1题:

LBBP单板功能不包括


参考答案:提供与RRU通信的Uu接口

第2题:

写异步D触发器的verilog module。(扬智电子笔试) module dff8(clk , reset, d, q); input clk;

写异步D触发器的verilog module。(扬智电子笔试)

module dff8(clk , reset, d, q);

input clk;

input reset;

input [7:0] d;

output [7:0] q;

reg [7:0] q;

always @ (posedge clk or posedge reset)

if(reset)

q <= 0;

else

q <= d;

endmodule


正确答案:
      

第3题:

在VHDL语言中,下列对时钟边沿检测描述中,错误的是

A.if clk’event and clk = ‘1’ then

B.if falling_edge(clk) then

C.if clk’event and clk = ‘0’ then

D.if clk’stable and not clk = ‘1’ then


参考答案:D

第4题:

8253工作在方式1时,输出负脉冲的宽度等于()。

  • A、1个CLK脉冲宽度
  • B、2个CLK脉冲宽度
  • C、N个CLK脉冲宽度
  • D、N/2个CLK脉冲宽度

正确答案:C

第5题:

对于中兴OTN产品,以下哪种单板不能实现主备保护?()

  • A、SNP
  • B、CSUB
  • C、CCP
  • D、SOSC
  • E、CLK

正确答案:D

第6题:

8253工作在方式1下,输出负脉冲的宽度等于()

A.计数初值N+1个CLK脉冲宽度

B.计数初值N-1个CLK脉冲宽度

C.计数初值N个CLK脉冲宽度

D.计数初值(2N-1)/2个CLK脉冲宽度值


参考答案:C

第7题:

对于中兴OTN产品,以下哪种单板不能实现主备保护?()

A.SNP

B.CSUB

C.CCP

D.SOSC

E.CLK


参考答案:D

第8题:

可以通过存量-单板过滤全网导出全网单板信息,其中不包括()

A.单板型号

B.网元LSR_ID

C.单板条形码

D.单板BOM编码


答案:B

第9题:

请说明Intel8253各个计数通道中三个引脚信号CLK,OUT和GATE的功能。


正确答案: C.LK为计数时钟输入引脚,为计数器提供计数脉冲。
G.ATE为门控信号输入引脚,用于启动或禁止计数器操作,如允许/禁止计数、启动/停止计数等。
O.UT为输出信号引脚以相应的电平或脉冲波形来指示计数的完成、定时时间到。

第10题:

8253定时器/数器中,在门控制信号上升沿到来后的()时刻,输出信号OUT变成低电平。

  • A、CLK上升沿
  • B、CLK下降沿
  • C、下一个CLK上升沿
  • D、下一个CLK下降沿

正确答案:D

更多相关问题