计算机体系结构
在Cache-主存中，改进Cache性能的某一方面是以损失另一方面性能为代价的。如增加Cache块大小在降低失效率的同时增加（），而提高相联度在降低失效率的同时则是以增加（）为代价的。
题目
在Cache-主存中，改进Cache性能的某一方面是以损失另一方面性能为代价的。如增加Cache块大小在降低失效率的同时增加（），而提高相联度在降低失效率的同时则是以增加（）为代价的。
相似问题和答案
第1题：
A.Cache扩充了主存储器的容量
B.Cache可以降低由于CPU与主存之间的速度差异造成的系统性能影响
C.Cache的有效性是利用了对主存储器访问的局部特征
D.Cache中通常保存着主存储器中部分内容的一份副本
Cache，即高速缓冲存储器。Cache的出现是基于两个原因。首先是由于CPU的速度和性能提高很快而主存速度较低且价格高，其次就是程序执行的局部性特点。因此，将速度比较快而容量有限的SRAM构成Cache，目的在于尽可能发挥CPU的高速度。Cache位于CPU和主存之间，其内容是主存内容的副本。
第2题：
A、主存-辅存
B、Cache-主存
C、Cache-辅存
D、内存-外存
第3题：
● 以下关于CPU 与主存之间增加高速缓存（Cache）的叙述中，错误的是 （4） 。
（4）
A. Cache扩充了主存储器的容量
B. Cache可以降低由于CPU 与主存之间的速度差异造成的系统性能影响
C. Cache的有效性是利用了对主存储器访问的局部性特征
D. Cache中通常保存着主存储器中部分内容的一份副本
解析：本题考查计算机系统基础知识。
Cache(高速缓冲存储器)是一种特殊的存储器子系统，其中复制了频繁使用的数据以利于快速访问。Cache的出现是基于两种因素：首先，是由于CPU的速度和性能提高很快而主存速度较低且价格高，第二就是程序执行的局部性特点。因此，才将速度比较快而容量有限的SRAM构成Cache，目的在于尽可能发挥CPU的高速度。
第4题：
● 某计算机的存储系统由Cache-主存系统构成，Cache的存取周期为10ns，主存的存取周期为50ns。在CPU执行一段程序时，Cache完成存取的次数为4800次，主存完成存取的次数为200次，则CPU 访问存储系统的平均访问时间是 （30） ns，该Cache -主存系统的效率是 （31） 。
（30）
A. 10
B. 11.60
C. 11.68
D. 50
（31）
A. 0.856
B. 0.862
C. 0.958
D. 0.960
第5题：
Cache用于存放主存数据的部分拷贝。主存与Cache之间的数据传送是以(4)为单位的。
A．比特
B．字节
C．字
D．数据块
解析：Cache是介于CPU和主存之间的高速小容量存储器，它能高速地向CPU提供指令和数据，加快程序的执行速度。Cache由存储体、地址映像和替换机构组成。其中，存储体用于存放信息，通常由半导体静态存储器构成，容量为几万字节至几十万字节。主存与Cache的存储空间划分为若干大小相同的页(或块)。换言之，主存与Cache之间的数据传送是以块(或页)为单位的，每块(或页)的大小通常为一个主存周期内能访问的字节数。
第6题：
A、寄存器-主存-Cache-辅存
B、寄存器-主存-辅存-Cache
C、寄存器-Cache-辅存-主存
D、寄存器-Cache-主存-辅存
第7题：
某计算机的存储系统由Cache-主存系统构成，Cache的存取周期为10ns，主存的存取周期为50ns。在CPU执行一段程序时，Cache完成存取的次数为4800次，主存完成存取的次数为200次，则CPU访问存储系统的平均访问时间是(30)ns，该Cache-主存系统的效率是(31)。
A．10
B．11.60
C．11.68
D．50
解析：在由Cache-主存系统构成计算机中，存储系统Cache的命中率可以计算为：
H=4800÷(4800+200)=0.96
CPU访问存储系统的平均访问时间是：
T=10×0.96+(1-0.96)50=11.6
Cache-主存系统的效率为：
e=10/11.6=0.862
第8题：
●在多级存储体系中，"Cache-主存"结构的作用是解决 (15) 的问题。
(15) A．主存容量不足
B．辅存与CPU速度不匹配
C．主存与辅存速度不匹配
D．主存与CPU速度不匹配
【解析】Cache处于主存与CPU之间，负责解决主存与CPU之间速度的协调问题。
第9题：
在多级存储系统中，Cache处在CPU和主存之间，解决(55)问题。若Cache和主存的存取时间分别为T1和T2，Cache的命中率为H，则该计算机实际存取时间为(56)。当CPU向存储器执行读操作时，首先访问Cache，若命中，则从Cache中取出指令或数据，否则从主存中取出，送(57)：当CPU向存储器执行写操作时，为了使Cache的内容和主存的内容保持一致，若采用(58)法，则同时写入Cache和主存。由于Cache容量比主存容量小，因此当Cache满时，执行把主存信息向Cache写入，就要淘汰Cache中已有的信息，为了提高Cache的命中率，采用一种(59)替换算法。
A．主存容量扩充
B．主存和CPU速度匹配
C．多个请求源访问主存
D．BIOS存放
解析：he的主要功能是提供CPU与RAM间的速度匹配问题，存储器效率的计算公式为：HTI+(1-H)T2。为了提高Cache的命中率，我们常采用LRU最近最少使用的替换算法。
第10题：
B.主存与CPU速度不匹配
C.主存容量不足
D.主存与辅存速度不匹配