微型计算机系统与接口
微处理器在什么情况下才执行总线周期？一个基本的总线周期有几个状态组成？在什么情况下需要插入等待状态？
题目
微处理器在什么情况下才执行总线周期？一个基本的总线周期有几个状态组成？在什么情况下需要插入等待状态？
如果没有搜索结果，请直接 联系老师 获取答案。
如果没有搜索结果，请直接 联系老师 获取答案。
相似问题和答案
第1题：
基本的8086总线周期由（）个T状态组成，TW称为（）状态，在（）之间和（）之间插入。
正确答案:4；等待；T3；T4
第2题：
什么是总线周期？8086CPU的读/写总线周期各包含多少个时钟周期？什么情况下需要插入等待周期TW，什么情况下会出现空闲状态TI？
正确答案: 8086CPU经外部总线对存储器或I/O端口进行一次信息的输入或输出过程所需要的时间，称为总线周期。8086CPU的读/写总线周期通常包括T1、T2、T3、T4状态4个时钟周期。
在高速的CPU与慢速的存储器或I/O接口交换信息时，为了防止丢失数据，会由存储器或外设通过READY信号线，在总线周期的T3和T4之间插入1个或多个必要的等待状态TW，用来进行必要的时间补偿。
在BIU不执行任何操作的两个总线周期之间会出现空闲状态TI。
第3题：
8086基本总线周期是如何组成的?各状态中完成什么基本操作?
参考答案：基本总线周期由4个时钟(CLK)周期组成，按时间顺序定义为T1、T
2、T3、T4。在T1期间8086发出访问目的地的地址信号和地址锁存选通信号ALE;T2期间发出读写命令信号RD#、WR#及其它相关信号;T3期间完成数据的访问;T4结束该总线周期。
第4题：
微处理器在什么情况下才执行总线周期？一个基本的总线周期由几个状态组成？在什么情况下需要插入等待状态？
正确答案: 为了从存储器中取得指令或者与一个存储单元或I/O接口单元传送数据，需要它的总线接口单元执行一个总线周期。
一个总线周期由T1、T2、T3和T4这四个状态。
由于外设或存储器的速度较慢，不能及时的配合CPU传送数据。这时，外设或存储器就会通过“READY”的信号线在T3状态启动之前向CPU发一个“数据未准备好”信号，表示他们还来不及同CPU之间传送数据，于是，CPU会在T3之后自动插入一个或多个附加的时钟周期TW，这个TW就叫等待状态。
第5题：
CPU和内存间传输数据时，CPU才执行总线周期，若在一个总线周期后，不立即进入下一个总线周期，则系统总线处于（）状态。
正确答案:空闲
第6题：
什么叫微处理器的并行操作方式？如何理解8086CPU具有并行操作的功能？在什么情况下8086的执行单元（EU）才需要等待总线接口单元（BIU）提取指令？
正确答案:微处理器的并行操作方式是指上一条指令执址操作可以与下一条指令的取址操作并行重叠操作？8086CPU由于将EU与BIU按功能 分离成两个相加独立的单元，故EU在执行上一条指令的执址操作时，可以由BIU同时进行下一条指令的取址操作此即并行操作原理。当8086CPU需要对存储器或I/O设备存取操作数时，EU才需要等待BIU提取指令。
第7题：
在总线周期的T1、T2、T3、T4状态，CPU分别执行什么动作？什么情况下需要插入等待状态TW？TW在哪儿插入？怎样插入？
正确答案: C.PU在T1、T2、T3、T4这四个状态完成一个总线周期。
在T1状态，把地址信息从地址线A19～A16，A15～A8和AD7～AD0上输出，且立即发出地址锁存信号ALE，把在A19～A16上出现的高4位地址和在AD15～AD0（8088则是AD7～AD0）上出现的地址，在外部地址锁存器上锁存。
在T2状态，CPU发送读写等控制命令。
在T3、T4状态，CPU发送或接收数据，并在T4状态结束此总线周期。
当外部存储器或I/O端口的时序不能与CPU的时序相配合时，就需要插入TW周期。因此，在CPU中设计了一条准备就绪READY输入线，即存储器或I/O端口输给CPU的状态线。CPU在T3采样READY线，若为高电平，则在T3状态后进入T4状态。若存储器或I/O端口来不及在T4状态的前沿把数据准备好，则当CPU在T3状态采样时应使READY线为低电平，并在T3状态后插入一个等待状态TW。
第8题：
8086读/写总线周期各包括最少几个时钟周期？什么情况下需要插入等待周期TW？插入多少个TW取决于什么因素？
正确答案: 8086读/写总线周期各包括最少四个时钟周期。在系统中增加等待周期TW的一般情况是：当CPU提供了地址后，由于外设或存储器的读出或写入时间较慢，不能与CPU的速度匹配，就需要插入等待周期TW，等待CPU能从外设或存储器将数据正确地读出或写入为止。显然，插入的等待周期TW的个数取决于外设或存储器的取出或写入时间。
第9题：
总线周期中的等待状态是个什么工作状态？
正确答案:处理器的运行速度远远快与存储器和I/O端口。处理器检测到存储器或I/O端口不能按基本的总线周期进行数据交换时，插入一个等待状态Tw。等待状态实际上是一个包车总线信号状态不变的时钟周期。
第10题：
CPU有哪些基本操作？基本的读/写总线周期各包含多少个时钟周期？什么情况下需要插入Tw周期？应插入多少个Tw取决于什么因素？
正确答案:①CPU最小模式下的典型时序有：存储器读写；输入输出；中断响应；系统复位及总线占用操作。
②一个基本的CPU总线周期一般包含四个状态，即四个时钟周期
③在存储器和外设速度较慢时，要在之后插入1个或几个等待状态；
④应插入多少个取决于READY信号的状态，CPU没有在状态的一开始采样到READY信号为低电平，就会在和之间插入等待状态，直到采样到READY信号为高电平。