控制器、运算器
控制器、逻辑运算器
控制器、算术运算器
运算器、算术运算器
第1题:
A、cache、DRAM和硬盘
B、DRAM、cache和硬盘
C、硬盘、DRAM和cache
D、DRAM、硬盘和cache
第2题:
在多级存储系统中,Cache处在CPU和主存之间,解决(55)问题。若Cache和主存的存取时间分别为T1和T2,Cache的命中率为H,则该计算机实际存取时间为(56)。当CPU向存储器执行读操作时,首先访问Cache,若命中,则从Cache中取出指令或数据,否则从主存中取出,送(57):当CPU向存储器执行写操作时,为了使Cache的内容和主存的内容保持一致,若采用(58)法,则同时写入Cache和主存。由于Cache容量比主存容量小,因此当Cache满时,执行把主存信息向Cache写入,就要淘汰Cache中已有的信息,为了提高Cache的命中率,采用一种(59)替换算法。
A.主存容量扩充
B.主存和CPU速度匹配
C.多个请求源访问主存
D.BIOS存放
第3题:
对使用Pentium4作为CPU的PC机来说,下面关于Cache的叙述中错误的是
A.L1 Cache与CPU制作在同一个芯片上
B.L2 Cache的工作频率越来越高,但不可能达到CPU的工作频率
C.CPU访问Cache时,若“命中”,则不需插入等待状态
D.Cache是CPU和DRAM主存之间的高速缓冲存储器
第4题:
VictimCache是位于CPU和Cache间的又一级Cache。
第5题:
以下关于cache的阐述中,()是不对的。
第6题:
高速缓冲存储器 Cache是位于CPU和主存DRAM之间规模或容量较小但速度很快的存储器。下面是关于Cache的叙述,其中错误的是( )。
A.PC中采用的Cache方案兼顾了SRAM的高速特性和DRAM的低成本特性,即达到了即降低成本又提高系统性能的目的
B.CPU访问Cache“命中”时,由于Cache的速度与CPU相当,因此CPU就能在零等待状态下迅速地完成数据的读写,而不必插入等待状态
C.CPU访问CaChe“未命中”时,信息需从主存(DRAM)传送到CPU,这时CPU要插入等待状态
D.L1 Cache的工作频率和CPU的工作频率相等,L2 Cache的工作频率越来越高,但不可能等于CPU的工作频率
第7题:
A.CPU二级Cache和内存之间通信速度
B.CPU一级Cache和内存之间通信速度
C.内存与硬盘之间通信速度
D.L1cache与L2cache之间通信速度
第8题:
下面是关于微型计算机存储系统是的层次结构描述正确的是()
A.CPU.内存.cach
B.外存B、CPU、cache、内存、外存
C.内存、cache、CPU、外存
D.内存、cache、外存、CPU
第9题:
CPU的基本组成部分包括运算器、Cache、控制器。
第10题:
下面是关于CPU访问主存和高速缓存CAChe关系描述,正确的有()