第1题:
在多级存储系统中,Cache处在CPU和主存之间,解决(55)问题。若Cache和主存的存取时间分别为T1和T2,Cache的命中率为H,则该计算机实际存取时间为(56)。当CPU向存储器执行读操作时,首先访问Cache,若命中,则从Cache中取出指令或数据,否则从主存中取出,送(57):当CPU向存储器执行写操作时,为了使Cache的内容和主存的内容保持一致,若采用(58)法,则同时写入Cache和主存。由于Cache容量比主存容量小,因此当Cache满时,执行把主存信息向Cache写入,就要淘汰Cache中已有的信息,为了提高Cache的命中率,采用一种(59)替换算法。
A.主存容量扩充
B.主存和CPU速度匹配
C.多个请求源访问主存
D.BIOS存放
第2题:
微处理器以( )的方式访问主存,即按地址对主存中某一单元进行读/写。
A.随机访问
B.顺序访问
C.分页访问
D.间接访问
第3题:
静态随机存储器中,当片选线无效时,则三态数据缓冲器的状态为( )
A.高阻状态
B.允许读操作
C.允许写操作
D.片选线连通
第4题:
当发生写失效时,是否调入相应的块到Cache中,有两种不同的选择;写回法Cache一般采用(),而写直达法一般采用()。
第5题:
第6题:
在分析Cache对机器性能的影响时,正确的叙述是( )。
A.Cache容量比主存小许多,决定机器访问存储器速度的是主存,Cache只起次要作用
B.CPU访问存储器时不受Cache控制器的控制
C.Cache存储器中保存着CPU当前频繁访问的指令代码和数据
D.奔腾PC机采用两极Cache结构,一级放指令,一级放数据
第7题:
若Cache和主存的存取时间分别为T1和T2,Cache的命中率为H,则该计算机的实际存取时间为(2)。当CPU向存储器执行读操作时,首先访问Cache,如命中,则从Cache中取出指令或数据,否则从主存中取出,送(3);当CPU向存储器执行写操作时,为了使Cache内容和主有的内容保持一致,若采用(4)法,同时写入Cache和主存。
A.H×T1+T2
B.(1-H×T1)+H×T2
C.T2-H×T1
D.H×T1+(1-H)×T2
第8题:
在使用PCI总线的微型计算机中,CPU访问(读/写)主存储器通过下列( )进行。
A.ISA总线(AT总线)
B.PCI总线
C.VESA总线
D.CPU存储器总线
第9题:
第10题:
在减少Cache失效开销的方法中,Cache失效时仍允许CPU进行其它的命中访问,这种技术称为()技术。