问答题基本DLX流水线中，IF与Mem两个阶段都要访问存储器，怎样避免访存冲突？

问答题

基本DLX流水线中，IF与Mem两个阶段都要访问存储器，怎样避免访存冲突？

如果没有搜索结果，请直接联系老师获取答案。

第1题：

MIPSR4000整型流水线共有（）段，和DLX流水线不同，R4000特别考虑了流水访问（）的操作。

正确答案:8；存储器

第2题：

当流水线中数据和指令存在同一存储器中时，访存指令会引起存储器访问冲突，这种冲突是因为（）相关引起的。

正确答案:结构

第3题：

cpu访问主存储器是cpu必备的基本功能之一,为此指令必须设置专门的访存指令。()

此题为判断题(对，错)。

答案：正确

第4题：

在DLX基本流水线中可采用哪些静态方法降低分支损失？

正确答案: （1）修改硬件：在ID段增加一个加法器，将计算分支目标地址的操作移到ID段完成。
（2）预测分支失败的方法
（3）延迟分支方法

第5题：

基本DLX流水线中四个多路选择器的控制端由哪些信息决定？

正确答案: ALU输入端的两个MUX由ID/EX.IR所指出的指令类型控制，IF段的MUX由EX/MEM.Cond域的值控制，WB段的MUX由当前指令类型（Load/ALU）控制。

第6题：

基本DLX流水线中，IF与Mem两个阶段都要访问存储器，怎样避免访存冲突？

正确答案: 把指令存储器和数据存储器分开，使每个存储器具有独立的读写端口。

第7题：

基本DLX流水线中，ALU指令在MEM段的处理动作可表示为：MEM/WB.ALUOutput←（）；

正确答案:EX/MEM.ALUOutput

第8题：

多处理机系统中的素数模低位交叉存储器可以避免所有访存冲突。

正确答案:错误

第9题：

基本DLX流水线中，Load指令在MEM段的处理动作可表示为（）←Mem[EX/MEM.ALUOutput]；

正确答案:MEM/WB.LMD

第10题：

在基本DLX流水线基础上，避免控制相关的方法有哪些？

正确答案: （1）改进硬件功能，把分支目标地址和条件的计算移到译码段进行；
（2）采用预测分支失败机制
（3）采用延迟分支机制。