对
错
第1题:
下面是微处理器中有关Cache的叙述,其中错误的是
A.从Pentium微处理器开始已经将其内部的L1 Cache分离为指令Cache和数据Cache
B.Pentium Ⅱ的L2 Cache不在微处理器芯片内部
C.Pentium 4微处理器的L1 Cache和L2 Cache均集成在处理器芯片内
D.目前市场上销售的赛扬(Celeron)微处理器价格较低,因为芯片内部没有集成Cache
第2题:
下面是关于CPU与主存储器之间的cache的叙述,其中正确的是:( )。
A.cache中存放的只是主存储器中某一部分内容的映像
B.cache能由用户直接访问
C.位于主板上的L2cache要比与CPU封装在一起的L2cache速度快
D.位于主板上的L2cache要比与CPU做在一个基片上的L2cache速度快
第3题:
●下面是关于CPU与主存储器之间的Cache的叙述,其中正确的是 (43) 。
(43) A.Cache存放的只是主存储器中某一部分内容的映象
B.Cache能由用户直接访问
C.位于主板上的L2 Cache要比与CPU封装在一起的L2 Cache速度快
D.位于主板上的L2 Cache要比与CPU做在一基片上的L2 Cache速度快
第4题:
PC中CPU执行MOV指令从存储器读取数据时,数据搜索的顺序是( )
A.L1 cache、12 cache、DRAM和外设
B.L2 cache、L1 cache、DRAM和外设
C.DRAM、外设、L2cache和L1 cache
D.外设、DRAM、L1 cache和L2 cache
第5题:
Pentium 4微处理器的L1 Cache包括两个部分,它们是指令Cache(ETC) Cache。
第6题:
对使用Pentium4作为CPU的PC机来说,下面关于Cache的叙述中错误的是
A.L1 Cache与CPU制作在同一个芯片上
B.L2 Cache的工作频率越来越高,但不可能达到CPU的工作频率
C.CPU访问Cache时,若“命中”,则不需插入等待状态
D.Cache是CPU和DRAM主存之间的高速缓冲存储器
第7题:
高速缓冲存储器 Cache是位于CPU和主存DRAM之间规模或容量较小但速度很快的存储器。下面是关于Cache的叙述,其中错误的是( )。
A.PC中采用的Cache方案兼顾了SRAM的高速特性和DRAM的低成本特性,即达到了即降低成本又提高系统性能的目的
B.CPU访问Cache“命中”时,由于Cache的速度与CPU相当,因此CPU就能在零等待状态下迅速地完成数据的读写,而不必插入等待状态
C.CPU访问CaChe“未命中”时,信息需从主存(DRAM)传送到CPU,这时CPU要插入等待状态
D.L1 Cache的工作频率和CPU的工作频率相等,L2 Cache的工作频率越来越高,但不可能等于CPU的工作频率
第8题:
Cache的一个重要指标是【 】,即在有Cache的系统中,CPU需要访问的数据存Cache中能直接找到的概率。
第9题:
PC机中CPU执行MOV指令从存储器读取数据时,数据搜索的顺序是( )。
A.从L1 Cache开始,然后依次为L2 Cache、DRAM和外设
B.从L2 Cache开始,然后依次为L1 Cache、DRAM和外设
C.从外设开始,然后依次为DRAM、L2 Cache和L1 Cache
D.从外设开始,然后依次为DRAM、L1 Cache和L2 Cache
第10题:
PC机中CPU执行MOV指令从存储器读取数据时,数据搜索的顺序是
A.从L1 Cache开始,然后依次为L2 Cache、DRAM和外设
B.从L2 Cache开始,然后依次为L1 Cache、DRAM和外设
C.从外设开始,然后依次为DRAM、L2 Cache和L1 Cache
D.从外设开始,然后依次为DRAM、11 Cache和L2 Cache