第1题:
A、使用的隐含表不同
B、等效概念和相容概念的不同
C、最大等效类与最大相容类得到的方法不同
D、最小化状态表中某个状态得到的方法不同
第2题:
给出某个一般时序电路的图,有Tsetup,Tdelay,Tck->q,还有 clock的delay,写出决定最大时钟的因素,同时给出表达式。(威盛VIA 2003.11.06 上海笔试试题)
第3题:
目前设备支持的时钟参考源有两种:『____』和『____』。(The eNB supports two clock reference source:『____』and『____』.)
第4题:
同步时序电路其状态的改变受同一个时钟脉冲控制,各个触发器的CP信号都是输入时钟脉冲。
第5题:
第6题:
给出uml图,写出c#代码。
第7题:
图题6-15所示的是5位右移寄存器与输入信号DATA、时钟CLK的波形图,若寄存器初始状态为00000,试画出寄存器输出Q4~Q0的波形图。
第8题:
A、没有触发器
B、没有统一的时钟脉冲控制
C、没有稳定状态
D、输出只与内部状态有关
第9题:
任何时序电路都以()为驱动信号,时序电路只是在时钟信号的边沿到来时,其状态才发生改变。
第10题:
Cisco路由器中使用“clock rate”配置时钟频率。