计算机四级
图题6-15所示的是5位右移寄存器与输入信号DATA、时钟CLK的波形图，若寄存器初始状态为00000，试画出寄存器输出Q4~Q0的波形图。
题目
图题6-15所示的是5位右移寄存器与输入信号DATA、时钟CLK的波形图，若寄存器初始状态为00000，试画出寄存器输出Q4~Q0的波形图。
相似问题和答案
第1题：
画出图题5-9所示的正边沿触发JK触发器输出Q端的波形，输入端J、K与CLK的波形如图所示。(设Q初始状态为0)
第2题：
试画出图题5-15所示各触发器输出Q端的波形，CLK 的波形如图所示。(设Q初始状态为0)
第3题：
三态寄存器的()信号无效时，寄存器输出为高阻状态。
A、异步清零
B、输入使
C、CP
D、输出使能
第4题：
画出图题5-10所示的JK触发器输出端Q端的波形，CLK的波形如图所示。(设Q初始状态为0)
第5题：
试画出图题5-20所示电路中触发器输出Q1、Q2端的波形，CLK的波形如图所示。(设Q初始状态为0)
第6题：
试画出图题5-14所示各触发器输出Q端的波形，CLK、 A和B的波形如图所示。(设Q初始状态为0)
第7题：
画出图题5-4所示的电平触发D触发器输出Q端的波形，输入端D与CLK的波形如图所示。(设0初始状太为0)
第8题：
4位双向移位寄存器74194和3-8线译码器74138构成的电路如图5-13所示,分析该电路功能,画出该电路有效状态的时序波形图,S0的输入是一个正脉冲.
根据逻辑电路图,可以写出有效状态转换真值表，如表5-8所示.
由表5-8可知,L=101001,该电路是六进制计数器或输出101001序列,输出波形如图5-14所示.
第9题：
画出图题5-11所示的脉冲JK触发器输出Q端的波形，输入端J K与CLK的波形如图所示。(设Q初始状态为0)
第10题：
试画出图题5-19所示电路中触发器输出Q1、Q2端的波形，输入端CLK的波形如图所示。(设Q初始状态为0)
