土木工程师（水利水电）
相似问题和答案
第1题：
逻辑电路与其输入端的波形如图题4-5所示，试画出逻辑电路输出端Y的波形。
图题4-5
第2题：
试画出图题5-15所示各触发器输出Q端的波形，CLK 的波形如图所示。(设Q初始状态为0)
第3题：
试分别画出图4-30(a)电路输出端Y、Z和图4-30(b)电路输出端Q2的波形.输入信号A和CP的电压波形如图4-30(c)所示,各触发器的初始状态为0.
第4题：
画出图题5-1所示的SR锁存器输出端Q、端的波形，输入端与的波形如图所示。(设Q初始状态为0)
第5题：
画出图题5-10所示的JK触发器输出端Q端的波形，CLK的波形如图所示。(设Q初始状态为0)
第6题：
试画出图题5-14所示各触发器输出Q端的波形，CLK、 A和B的波形如图所示。(设Q初始状态为0)
第7题：
试画出图题5-20所示电路中触发器输出Q1、Q2端的波形，CLK的波形如图所示。(设Q初始状态为0)
第8题：
如图所示的四个电路图中，电源的电压均为U，每个电阻的阻值都为R1，（）图中安培表的示数最大。
A.图甲所示的；
B.图乙所示的；
C.图丙所示的；
D.图丁所示的
第9题：
试画出图题5-19所示电路中触发器输出Q1、Q2端的波形，输入端CLK的波形如图所示。(设Q初始状态为0)
第10题：
试画出图题5-16所示触发器输出Q端的波形，CLK 的波形如图所示。(设Q初始状态为0)
