国家电网招聘
假设某计算机的存储系统由Cache和主存组成。某程序执行过程中访存1000次，其中访问Cache缺失(未命中)50次，则Cache的命中率是()。A.5% B.9.5% C.50% D.95%
题目
B.9.5%
C.50%
D.95%
相似问题和答案
第1题：
●假设高速缓存Cache工作速度为主存的5倍，且Cache被访问命中的概率为90%，则采用Cache后，能使整个存储系统获得加速比Sp为 (1) 。
(1) A．3.57
B．5
C．4.21
D．5.17
【解析】首先对新的存储系统的性能作以下假设：在Cache不命中的情况下，对Cache的访问不会额外损失时间，即决定Cache是否命中所用的时间可以忽略；在从主存向Cache传输的同时，数据也被传输给使用部件(不需要再从Cache中读取)。这样，在新的存储系统中，Amdahl定律定义了采用特殊的方法所能获得的加速比的大小。
根据加速比的计算公式：
加速比=采用改进措施后的性能／没有采用改进措施前的性能
=原执行某任务的时间／现在执行某任务的时间
=5÷(5×0.1+1×0.9)=3.57
第2题：
一般来说，Cache的功能(13)。某32位计算机的Cache容量为16KB，Cache块的大小为16B，若主存与Cache的地址映射采用直接映射方式，则主存地址为1234E8F8(十六进制)的单元装入的Cache地址为(14)。在下列Cache替换算法中，平均命中率最高的是(15)。
A．全部由软件实现
B．全部由硬件实现
C．由硬件和软件相结合实现
D．有的计算机由硬件实现，有的计算机由软件实现
第3题：
● 下面关于计算机Cache的论述中，正确的是 （15） 。
（15）
A. Cache是一种介于主存和辅存之间的存储器，用于主辅存之间的缓冲存储
B. 如果访问 Cache 不命中，则用从内存中取到的字节代替 Cache 中最近访问过的字节
C. Cache的命中率必须很高，一般要达到90％以上
D. Cache中的信息必须与主存中的信息时刻保持一致
第4题：
某计算机主存的读写时间为100ns，其Cache的读写时间为10ns，Cache的命中率为90%，那么每条指令的访存时间是(10)．
A．15ns
B．19ns
C．16ns
D．32ns
解析：Cache即高速缓冲存储器，其功能是提高CPU数据输入/输出的速率，突破所谓的“冯.诺依曼瓶颈”，即CPU与存储系统间数据传送带宽限制。高速存储器能以极高的速率进行数据的访问，但因其价格高昂，如果计算机的主存储器完全由这种高速存储器组成则会大大增加计算机的成本。通常在CPU和主存储器之间设置小容量的高速存储器 Cache。Cache容量小但速度快，主存储器速度较低但容量大，通过优化调度算法，系统的性能会大大改善，仿佛其存储系统容量与主存相当而访问速度近似Cache。Cache的命中率被定义为：
其中，Nc表示Cache完成存取的总次数，Nm表示主存完成存取的总次数，h定义为命中率。那么我们根据题目中给出的已知条件，可以求出如果有100次访问，那么其中90次是通过访问Cache来完成的，而10次是通过访问主存来完成的。
Cache/主存系统的平均访问时间ta被定义为
Ta=htc+(1-h)tm
其中，tc表示命中时的Cache访问时间，tm表示未命中时的主存访问时间，h表示命中率。那么根据题目中给出的己知条件，平均访问时间=90%×10+10%×100=19。因此，平均每条指令的防存时间是19ns。
第5题：
在CPU执行一段程序的过程中，Cache的存取次数为1900次，由主存完成的存取次数为 100次。若Cache的存取厨期为5ns，主存的存取周期为25ns，则Cache的命中率为(276)CPU的平均访问时间为(277)ns。
A．0.93
B．0.95
C．0.97
D．0.99
第6题：
在嵌入式处理器中，CACHE的主要功能由(29)实现；某32位计算机的CACHE容量为16KB(B：字节)，CACHE块的大小为16B(B：字节)，若主存与CACHE地址映像采用直接映像方式，则主存地址为0x1234E8F8的单元装入CACHE的地址(30)；在下列CACHE替换算法中，平均命中率最高的是(31)。
A．硬件
B．软件
C．操作系统
D．应用程序
第7题：
一般来说，Cache的功能(31)。在下列cache 替换算法中，平均命中率最高的是(32)。某32位计算机的cache容量为16KB，cache块的大小为16B，若主存与cache的地址映射采用直接映射方式，则主存地址为6C6EAF(十六进制)的单元装入的cache地址为(33)。
A．全部由软件实现
B．由硬件和软件相结合实现
C．全部由硬件实现
D．硬件，软件均可实现
解析：高速缓冲存储器Cache是位于CPU与内存之间的临时存储器，它的容量比内存小但交换速度快。在Cache中的数据是内存中的一小部分，其功能全部由硬件实现。
第8题：
●设某流水线计算机主存的读／写时间为100ns，有一个指令和数据合一的Cache，已知该Cache的读/写时间为10ns，取指令的命中率为98％，取数的命中率为95％。在执行某类程序时，约有1／5指令需要存／取一个操作数。假设指令流水线在任何时候都不阻塞，则设置Cache后，每条指令的平均访存时间约为 (14) 。
(14) A．12ns
B．15 ns
C．18 ns
D．120ns
【解析】该问题可以直接计算，有98％的取指令操作只需10ns，只有2％的取指令操作需要100ns。取指令操作数时95％只需10ns，只有5％的存／取操作数需要100ns，并且只有20％的指令需要存／取一个操作数。为此，列出设置Cache后，每条指令的平均访存时间的计算公式如下：100×0.02+10×0.98+0.2×0.05×100+0.2×0.95×10=14.7ns。
第9题：
某计算机的存储系统由Cache-主存系统构成，Cache的存取周期为10ns，主存的存取周期为50ns。在CPU执行一段程序时，Cache完成存取的次数为4800次，主存完成存取的次数为200次，则CPU访问存储系统的平均访问时间是(30)ns，该Cache-主存系统的效率是(31)。
A．10
B．11.60
C．11.68
D．50
解析：在由Cache-主存系统构成计算机中，存储系统Cache的命中率可以计算为：
H=4800÷(4800+200)=0.96
CPU访问存储系统的平均访问时间是：
T=10×0.96+(1-0.96)50=11.6
Cache-主存系统的效率为：
e=10/11.6=0.862
第10题：
在多级存储系统中，Cache处在CPU和主存之间，解决(55)问题。若Cache和主存的存取时间分别为T1和T2，Cache的命中率为H，则该计算机实际存取时间为(56)。当CPU向存储器执行读操作时，首先访问Cache，若命中，则从Cache中取出指令或数据，否则从主存中取出，送(57)：当CPU向存储器执行写操作时，为了使Cache的内容和主存的内容保持一致，若采用(58)法，则同时写入Cache和主存。由于Cache容量比主存容量小，因此当Cache满时，执行把主存信息向Cache写入，就要淘汰Cache中已有的信息，为了提高Cache的命中率，采用一种(59)替换算法。
A．主存容量扩充
B．主存和CPU速度匹配
C．多个请求源访问主存
D．BIOS存放
解析：he的主要功能是提供CPU与RAM间的速度匹配问题，存储器效率的计算公式为：HTI+(1-H)T2。为了提高Cache的命中率，我们常采用LRU最近最少使用的替换算法。