什么叫执行轨迹Cache?Intel公司在哪种微处理器中首次采用该种Cache?
第1题:
Pentium微处理器执行突发式存储器读总线周期时,Cache(Cache Enable)和W/R信号的状态应该是______。
A) 1,1
B) 1,0
C) 0,1
D) 0,0
A.
B.
C.
D.
第2题:
一个设有cache的存储系统中,若主存容量为512KB,cache容量为2KB,每次交换的数据块长度为16B。主存数据调入cache时,为了区分是主存哪个部分哪个字块调入cache中哪个字块位置。因此在cache存储器中还需存放调入主存字块的特征,即cache字块标志(主存高位地址)。cache地址映像若采用直接映像方式,本题中cache字块标志是(1)位,若采用全相联地址映像方式,则cache字块标志是(2)位。
A.7
B.8
C.12
D.19
第3题:
下面是微处理器中有关Cache的叙述,其中错误的是
A.从Pentium微处理器开始已经将其内部的L1 Cache分离为指令Cache和数据Cache
B.Pentium Ⅱ的L2 Cache不在微处理器芯片内部
C.Pentium 4微处理器的L1 Cache和L2 Cache均集成在处理器芯片内
D.目前市场上销售的赛扬(Celeron)微处理器价格较低,因为芯片内部没有集成Cache
第4题:
当发生写失效时,是否调入相应的块到Cache中,有两种不同的选择;写回法Cache一般采用(),而写直达法一般采用()。
第5题:
Intel Pentium内部有两个各为8KB的指令Cache和数据Cache,其目的是( )。
A.弥补片外Cache容量的不足
B.弥补内存容量的不足
C.弥补外存容量的不足
D.加快指令执行速度
第6题:
PC中CPU执行MOV指令从存储器读取数据时,数据搜索的顺序是( )
A.L1 cache、12 cache、DRAM和外设
B.L2 cache、L1 cache、DRAM和外设
C.DRAM、外设、L2cache和L1 cache
D.外设、DRAM、L1 cache和L2 cache
第7题:
在多级存储系统中,Cache处在CPU和主存之间,解决(55)问题。若Cache和主存的存取时间分别为T1和T2,Cache的命中率为H,则该计算机实际存取时间为(56)。当CPU向存储器执行读操作时,首先访问Cache,若命中,则从Cache中取出指令或数据,否则从主存中取出,送(57):当CPU向存储器执行写操作时,为了使Cache的内容和主存的内容保持一致,若采用(58)法,则同时写入Cache和主存。由于Cache容量比主存容量小,因此当Cache满时,执行把主存信息向Cache写入,就要淘汰Cache中已有的信息,为了提高Cache的命中率,采用一种(59)替换算法。
A.主存容量扩充
B.主存和CPU速度匹配
C.多个请求源访问主存
D.BIOS存放
第8题:
Pentium 4微处理器的L1 Cache包括两个部分,它们是指令Cache(ETC) Cache。
第9题:
A.L1 Cache
B.动态 Cache
C.处理增加 Cache
D.RAM Cache
E.系统 Cache
第10题:
在Cache实现的两种写策略中,()的速度快,“写”操作能以Cache存储器速度进行,访存次数少;采用()总能保持Cache和主存内容的一致。