计算机体系结构
Cache的容量对命中率的影响，以下说法正确的是（）。A、Cache容量越大，命中率增加的越大。B、Cache容量很小时，命中率随容量的增加不太明显。C、当Cache容量由很小开始增加时命中率增加的比较明显，当容量达到一定程度，容量增加命中率改善的并不大。D、Cache容量越大，命中率增加的越小。
题目
Cache的容量对命中率的影响，以下说法正确的是（）。
- A、Cache容量越大，命中率增加的越大。
- B、Cache容量很小时，命中率随容量的增加不太明显。
- C、当Cache容量由很小开始增加时命中率增加的比较明显，当容量达到一定程度，容量增加命中率改善的并不大。
- D、Cache容量越大，命中率增加的越小。
相似问题和答案
第1题：
下列选项中与cache的命中率无关的是( )。
A、主存的存取时间
B、块的大小
C、cache的组织方式
D、cache的容量
第2题：
在关于主存与cache地址映射方式中，叙述______是正确的。
A．全相联映射方式适用于大容量cache
B．直接映射是一对一的映射关系，组相联映射是多对一的映射关系
C．在cache容量相等条件下，直接映射方式的命中率比组相联方式有更高的命中率
D．在cache容量相等条件下，组相联方式的命中率比直接映射方式有更高的命中率
第3题：
A.增加Cache中的块数
B.增大组的大小
C.增大主存容量
D.增大块的大小
第4题：
在多级存储系统中，Cache处在CPU和主存之间，解决(55)问题。若Cache和主存的存取时间分别为T1和T2，Cache的命中率为H，则该计算机实际存取时间为(56)。当CPU向存储器执行读操作时，首先访问Cache，若命中，则从Cache中取出指令或数据，否则从主存中取出，送(57)：当CPU向存储器执行写操作时，为了使Cache的内容和主存的内容保持一致，若采用(58)法，则同时写入Cache和主存。由于Cache容量比主存容量小，因此当Cache满时，执行把主存信息向Cache写入，就要淘汰Cache中已有的信息，为了提高Cache的命中率，采用一种(59)替换算法。
A．主存容量扩充
B．主存和CPU速度匹配
C．多个请求源访问主存
D．BIOS存放
解析：he的主要功能是提供CPU与RAM间的速度匹配问题，存储器效率的计算公式为：HTI+(1-H)T2。为了提高Cache的命中率，我们常采用LRU最近最少使用的替换算法。
第5题：
如何增加buffer cache的命中率？
在数据库较繁忙时，适用buffer cache advisory 工具，查询v$db_cache_advice . 如果有必要更改，可以使用 alter system set db_cache_size 命令
第6题：
下面关于Cache的叙述，“(6)”是错误的。
A．在体系结构上，Cache存储器位于主存与CPU之间
B．Cache存储器存储的内容是动态更新的
C．使用Cache存储器并不能扩大主存的容量
D．Cache的命中率只与其容量相关
解析：本题考查高速缓存基础知识。高速缓存Cache有如下特点：它位于CPU和主存之间，由硬件实现；容量小，一般在几KB到几MB之间；速度一般比主存快5到10倍，由快速半导体存储器制成；其内容是主存内容的副本，对程序员来说是透明的；Cache既可存放程序又可存放数据。Cache存储器用来动态存放主存的部分拷贝(副本)。控制部分的功能是：判断CPU要访问的信息是否在Cache存储器中，若在即为命中，若不在则没有命中。命中时直接对Cache存储器寻址。未命中时，若是读取操作，则从主存中读取数据，并按照确定的替换原则把该数据写入Cache存储器中：若是写入操作，则将数据写入主存即可。Cache的命中率主要与如下几个因素有关：程序在执行过程中的地址流分布情况；当发生Cache块失效时，所采用的替换算法；Cache的容量；在组相联映像方式中，块的大小和分组的数目；所采用的Cache预取算法等等。Cache的命中率随其容量增加而提高，它们之间的关系曲线如下图所示。在Cache容量比较小的时候，命中率提高的非常快，随着Cache容量的增加，命中率提高的速度逐渐降低。当Cache容量增加到无穷大时，命中率可望达到100%，但这是实际上是做不到的。
第7题：
以下关于Cache的叙述中，正确的是( )。
A．在容量确定的情况下，替换算法的时间复杂度是影响(~aehe命中率的关键因素
B．Cache的设计思想是在合理成本下提高命中率
C．Cache的设计目标是容量尽可能与主存容量相等
D．cPu中的(~ache容量应大于cPU之外的Cache容量
解析：替换算法的时间复杂度与Cache!命中率无直接关系。Cache高速缓冲存储器是一种特殊的存储器子系统，其中复制了频繁使用的数据以利于快速访问。存储器的高速缓冲存储器存储了频繁访问的RAM位置的内容及这些数据项的存储地址。当处理器引用存储器中的某地址时，高速缓冲存储器便检查是否存有该地址。如果存有该地址，则将数据返回处理器；如果没有保存该地址，则进行常规的存储器访问。因为高速缓冲存储器总是比主RAM存储器速度快，所以当RAM的访问速度低于微处理器的速度时，常使用高速缓冲存储器。Cache的出现是基于两种凶素：首先，是由于cPU的速度和性能提高很快而主存速度较低且价格高，第二就是程序执行的局部性特点。因此，才将速度比较快而容量有限的SRAM构成Cache，目的在于尽可能发挥CPtJ的高速度。很显然，要尽可能发挥CPU的高速度就必须用硬件实现其全部功能。Cache与主存之间可采取多种地址映射方式。Cache中的内容随命中率的降低需要经常替换新的内容。替换算法有多种，例如，先入后出(FILO)算法、随机替换(RAND)算法、先入先出(FIFO)算法、近期最少使用(LRu)算法等。这些替换算法各有优缺点，就以命中率而言，近期最少使用(LRu)算法的命中率最高。
第8题：
在CPU与主存之间加人Cache，能够提高CPU访间存储器的速率，一般情况下Cache的容量__命中率__，因此Cache容量_______。()
A.越小，越高，与主存差异越大越好
B.越大，越高，与主存越接近越好
C.越小，越高，只要几K就可达90%以上
D.越大，越高，只要几百K就可达90%以上
第9题：
在下列因素中，与Cache的命中率无关的是_______。
A．Cache块的大小
B．Cache的容量
C．主存的存取时间
第10题：
● 关于Cache（高速缓冲存储器）的说法中，错误的是（9）
（9）
A. 在体系结构上，Cache存储器位于主存与CPU 之间
B. Cache存储器存储的内容是主存部分内容的拷贝
C. 使用Cache存储器并不能扩大主存的容量
D. Cache的命中率只与其容量相关
