画出图题5-4所示的电平触发D触发器输出Q端的波形,输入端D与CLK的波形如图所示。(设0初始状太为0)
第1题:
图4-27(a),(b)分别示出了触发器和逻辑门构成的脉冲分频器电路,CP脉冲如图4-27(c)所示,各触发器的初始状态皆为0.
(1)试画出图4-27(a)的Q1、Q2和F的波形.
(2)试画出图4-27(b)的Q1、Q2和Y的波形.
第2题:
试画出图4-15中各触发器Q端波形.设初始状态均为0.
第3题:
第4题:
试画出图题5-15所示各触发器输出Q端的波形,CLK 的波形如图所示。(设Q初始状态为0)
第5题:
画出图题5-9所示的正边沿触发JK触发器输出Q端的波形,输入端J、K与CLK的波形如图所示。(设Q初始状态为0)
第6题:
在图4-33(a)所示各电路图中,CP.A.B的波形如图4-33(b)所示.
(1)写出触发器次态Qn+1的函数表达式.
(2)画出Q1、Q2.Q3、Q4的波形图.假设各触发器初始状态均为0.
第7题:
试画出图4-6所示电路图在给定输入时钟作用下的输出波形.设触发器的初态为0.
第8题:
试分别画出图4-30(a)电路输出端Y、Z和图4-30(b)电路输出端Q2的波形.输入信号A和CP的电压波形如图4-30(c)所示,各触发器的初始状态为0.
第9题:
试画出图题5-14所示各触发器输出Q端的波形,CLK、 A和B的波形如图所示。(设Q初始状态为0)
第10题:
试画出图题5-20所示电路中触发器输出Q1、Q2端的波形,CLK的波形如图所示。(设Q初始状态为0)