电气工程师
逻辑电路和输入A、B的时序波形如图7-60所示，当输出F为高电平的时刻是（ ）。A.t1 B.t2 C.t3 D.t4
题目
逻辑电路和输入A、B的时序波形如图7-60所示，当输出F为高电平的时刻是（ ）。
A.t1 B.t2 C.t3 D.t4
A.t1 B.t2 C.t3 D.t4
如果没有搜索结果，请直接 联系老师 获取答案。
如果没有搜索结果，请直接 联系老师 获取答案。
相似问题和答案
第1题：
● 若某逻辑门输入A 、B 和输出F 的波形如下图所示，则F(A ，B)的表达式是 （23 ）。
正确答案：C
第2题：
画出图题5-1所示的SR锁存器输出端Q、端的波形，输入端与的波形如图所示。(设Q初始状态为0)
答案：
第3题：
时序逻辑电路的特点是在任何时刻的输出不仅和输入有关，而且还取决于电路原来的状态()
参考答案正确
第4题：
逻辑电路图及相应的输入CP、A、B的波形分别如图所示，初始状态Q1＝Q2＝0，当RD＝1时，D、Q1、Q2端输出的波形分别是（ ）。
答案：A
解析：
首先分析D端输出，D的逻辑表达式为
故只有当A＝B＝1时，D＝0，可排除B、D项。D触发器为边沿触发器，特征表如题28解表所示，输出Q只在时钟信号边沿改变，分析可得，A、C选项的Q1端输出均为正确的。对于第二个JK触发器，它的时钟信号与CP相反，当Q1＝1时，输出Q2在每个时钟信号的下降沿翻转；当Q1＝0时，输出Q2在时钟信号的下降沿变为0，可得A项正确。
故只有当A＝B＝1时，D＝0，可排除B、D项。D触发器为边沿触发器，特征表如题28解表所示，输出Q只在时钟信号边沿改变，分析可得，A、C选项的Q1端输出均为正确的。对于第二个JK触发器，它的时钟信号与CP相反，当Q1＝1时，输出Q2在每个时钟信号的下降沿翻转；当Q1＝0时，输出Q2在时钟信号的下降沿变为0，可得A项正确。
第5题：
图（a）所示时序逻辑电路的工作波形如图（b）所示，由此可知，图（a）电路是一个（ ）。
A．右移寄存器
B．三进制计数器
C．四进制计数器
D．五进制计数器
B．三进制计数器
C．四进制计数器
D．五进制计数器
答案：C
解析：
根据题96图（b）可知，时序电路的输出状态为：000—001—010—100—000—100……。因此，时序电路为四进制计数器。
第6题：
逻辑电路与其输入端的波形如图题4-5所示，试画出逻辑电路输出端Y的波形。
图题4-5
答案：Y=A+B
第7题：
JK触发器及其输入信号波形如图所示，那么，在t=t0和t=t1时刻，输出Q分别为:
答案：B
解析：
图示电路是下降沿触发的JK触发器，及
是触发器的异步清零端，由触发器的逻辑功能分析即可得答案。
是触发器的异步清零端，由触发器的逻辑功能分析即可得答案。第8题：
时序逻辑电路如图5-5所示,分析电路的功能,写出驱动方程,状态方程,列出状态转换真值表,画出Q2Q1Q0时序波形和状态转换图,说明电路的功能,是否能自启动.假设初始状态为000.
答案:
状态转换图如图5-7所示.
因此可判断该电路为异步七进制计数器,能自启动.输出信号在100,101和110时给出高电平.
状态转换图如图5-7所示.
因此可判断该电路为异步七进制计数器,能自启动.输出信号在100,101和110时给出高电平.
第9题：
逻辑图和输入A、B的波形如图所示，分析当输出F为“1”时刻应是（ ）
A. t1 B. t2 C. t3 D. t4
A. t1 B. t2 C. t3 D. t4
答案：B
解析：
提示:该电路这异或门电路，逻辑关系为
当t=t2时，A=0，B=1，F=1，其余时刻F均为0。
当t=t2时，A=0，B=1，F=1，其余时刻F均为0。
第10题：
测得某逻辑门输入A、B和输出F的波形如图所示，则F（A，B）的表达式为（ ）。
答案：C
解析：
由波形图可列真值表如题25解表所示。由真值表可以观察出相同出0，相异出1，故逻辑表达式为F＝A⊕B。
