土木工程师（水利水电）
D触发器的应用电路如图所示，设输出Q的初值为0，那么，在时钟脉冲cp的作用下，输出Q为：A.1 B.cp C.脉冲信号，频率为时钟脉冲频率的1/2 D.0
题目
D触发器的应用电路如图所示，设输出Q的初值为0，那么，在时钟脉冲cp的作用下，输出Q为：
A.1
B.cp
C.脉冲信号，频率为时钟脉冲频率的1/2
D.0
B.cp
C.脉冲信号，频率为时钟脉冲频率的1/2
D.0
如果没有搜索结果，请直接 联系老师 获取答案。
如果没有搜索结果，请直接 联系老师 获取答案。
相似问题和答案
第1题：
画出图题5-11所示的脉冲JK触发器输出Q端的波形，输入端J K与CLK的波形如图所示。(设Q初始状态为0)
答案：
第2题：
下列说法不正确的是（ ）。
A．计数器是对时钟脉冲信号CP进行累积计数
B．计数器包括定时器、分频器、序列信号发生器和寄存器等常用电路
C．定时器是计满了一定数目的CP脉冲个数以后，电路输出一个信号，这个输出信号的周期等于定时时间
D．分频器是将频率高的信号作为时钟脉冲CP信号，计满N个CP脉冲信号后，产生一个输出信号Z
B．计数器包括定时器、分频器、序列信号发生器和寄存器等常用电路
C．定时器是计满了一定数目的CP脉冲个数以后，电路输出一个信号，这个输出信号的周期等于定时时间
D．分频器是将频率高的信号作为时钟脉冲CP信号，计满N个CP脉冲信号后，产生一个输出信号Z
答案：B
解析：
寄存器不属于计数器，寄存器和计数器属于时序逻辑电路中的两大类。
第3题：
时钟RS触发器( )接收输入信号。
A、只在时钟脉冲为0时
B、只在时钟脉冲为1时
C、任何时候都能
D、任何时候都不能
正确答案:B
第4题：
图（a）所示电路中，复位信号及时钟脉冲信号如图（b）所示，经分析可知，在t1时刻，输出QJK和QD分别等于（ ）。
附：D触发器的逻辑状态表为：
JK触发器的逻辑状态表为：
附：D触发器的逻辑状态表为：
JK触发器的逻辑状态表为：
A．00
B．01
C．10
D．11
B．01
C．10
D．11
答案：B
解析：
电路开始工作，复位信号进行了复位，则D触发器和JK触发器的初始输出都为零，即Q＝0，
。根据图可知，D触发器是上升沿触发，JK触发器是下降沿触发。因此，第一个上升沿时只有D触发器被触发，则D触发器的输出QD变为1，而JK触发器的输出QJK保持不变还是0。因此，t1时刻，QJK＝0，QD＝1。
。根据图可知，D触发器是上升沿触发，JK触发器是下降沿触发。因此，第一个上升沿时只有D触发器被触发，则D触发器的输出QD变为1，而JK触发器的输出QJK保持不变还是0。因此，t1时刻，QJK＝0，QD＝1。
第5题：
图a)所示电路中，复位信号、数据输入及时时钟脉冲信号如图b)所示，经分析可知，在第一个和第二个时钟脉冲的下降沿过后，输出Q分别等于：
A.0 0
B.0 1
C. 1 0
D. 1 1
B.0 1
C. 1 0
D. 1 1
答案：C
解析：
提示：此题与上题类似。是组合逻辑电路（与非门）与时序逻辑电路（JK触发器）的组合应用，输出状态在时钟脉冲信号CP的下降沿触发。
第6题：
试画出图题5-19所示电路中触发器输出Q1、Q2端的波形，输入端CLK的波形如图所示。(设Q初始状态为0)
答案：
第7题：
图（a）所示电路中，时钟脉冲、复位信号及数模信号如图（b）所示，经分析可知，在第一个和第二个时钟脉冲的下降沿过后，输出Q先后等于（ ）。
附：触发器的逻辑状态表为：
附：触发器的逻辑状态表为：
A、 00
B、 01
C、 10
D、 11
B、 01
C、 10
D、 11
答案：A
解析：
CP下降沿起作用，存在复位端，J=AQ；通过复位端复位，Q初始值为0，在第一个时钟脉冲下降沿处A为高电平，取值为1，这时J取值0，K取值0，JK触发器发挥保持功能，Q输出为0；当第二个下降沿来临时，A取值为0，通过逻辑关系得知，J依然为0，同理可推得，Q输出为0。
第8题：
试画出图题5-20所示电路中触发器输出Q1、Q2端的波形，CLK的波形如图所示。(设Q初始状态为0)
答案：
第9题：
JK触发器及其输入信号波形如图所示，该触发器的初值为0，则它的输出Q为：
答案：B
解析：
图示电路是电位触发的JK触发器。当cp=1时，触发器取输入信号JK。触发器的状态由JK触发器的功能表（表格略）确定。
第10题：
D触发器的应用电路如图所示，设输出Q的初值为0，那么，在时钟脉冲cp的作用下，输出Q为：
A.1
B.cp
C.脉冲信号，频率为时钟脉冲频率的1/2
D.0
B.cp
C.脉冲信号，频率为时钟脉冲频率的1/2
D.0
答案：D
解析：
该电路是D触发器，这种连接方法构成保持状态。