用逻辑们画出D触发器。(威盛VIA 2003.11.06 上海笔试试题)
第1题:
给出某个一般时序电路的图,有Tsetup,Tdelay,Tck->q,还有 clock的delay,写出决定最大时钟的因素,同时给出表达式。(威盛VIA 2003.11.06 上海笔试试题)
第2题:
一个四级的Mux,其中第二级信号为关键信号如何改善timing。(威盛VIA2003.11.06上海笔试试题)
第3题:
第4题:
用逻辑们和cmos电路实现ab+cd。(飞利浦-大唐笔试)
第5题:
please show the CMOS inverter schmatic,layout and its cross sectionwith P-well process.Plot its transfer curve (Vout-Vin) And also explain the operation region of PMOS and NMOS for each segment of the transfer curve? (威盛笔试题c ircuit design-beijing-03.11.09)
第6题:
说说静态、动态时序模拟的优缺点。(威盛VIA 2003.11.06 上海笔试试题)
第7题:
卡诺图写出逻辑表达使。(威盛VIA 2003.11.06 上海笔试试题)
第8题:
第9题:
画出CMOS的图,画出tow-to-one mux gate。(威盛VIA 2003.11.06 上海笔试试题)
第10题:
用波形表示D触发器的功能。(扬智电子笔试)